Conception de soc à base d'horloges abstraites

Les applications embarquées hautes performances sont de plus en plus complexes et exigeantes en termes de ressources de calcul. L'augmentation des performances des puces monoprocesseur n'est plus une solution adaptée. Nous proposons l'utilisation du profil MARTE pour la modélisation de systèmes. Ce profil est suffisamment expressif pour décrire des applications hautes performances et des architectures parallèles. Nous abstrayons ensuite ces modèles via des horloges. Ces dernières représentent l'activité des processeurs durant l'exécution de fonctionnalités. Une technique d'analyse permet de vérifier des contraintes temporelles telles que l'ordre d'exécution de tâches, et d'analyser des contraintes non fonctionnelles telles que les temps d'exécution. Ces propriétés sont liées au nombre de processeurs impliqués dans l'exécution ainsi qu'à leurs fréquences. La contribution de cette thèse est la définition d'un cadre de travail, à base d'horloges, qui facilite l'exploration de l'espace de